A（略）数据仪器

主机参数：1（略）采用模块化架构，由一个P（略）Ie总线控制器，一个P（略）Ie总线机箱，一个P（略）Ie高速存储模块和一套采集与控制模块组成。其中采集与控制模块由前端模块和FPGA后端模块组成，FPGA后端模块也采用P（略）Ie（略）的稳定性和一致性，各个模块需要来自同一个厂商，具备良好的（略）支（略），支持图形化的FPGA编程开发，提供相关图形化FPGA的连续采集存储数据参考范例和代码；2、P（略）Ie总线控制器CPU核心性能不低于4核， 主频≥2.8 GHz；3、P（略）Ie总线控制器内存≥8G； 4、P（略）Ie总线控制器硬盘≥（略） GB；5、P（略）Ie总线控制器外设接口提（略）接口，不少于两个USB3.0端口，不少于四个USB2.0端口，不少于两个Thunderbolt 雷电端口；6、P（略）Ie总线控制器支（略）;7、P（略）Ie总线控制器后期支持安装Linux Rea（略）8、P（略）Ie总线机箱背板插槽数≥（略），包括不少于7个P（略）Ie混合插槽，1个P（略）Ie定时插槽，1个外围扩展槽；9、P（略）Ie总线机箱供电形式为交流供电；（略）、P（略）Ie总线机箱含电源线等附件；（略）、P（略）Ie总线机箱提供外部时钟和触发功能；（略）、P（略）Ie总线机箱机箱最高槽冷却能力≥（略） 瓦;（略）、采集与控制模块的前端模块4（略）模拟输入， 前端模块最大模拟输入采样率≥（略） MS/s；（略）、采集与控制模块的前端模块4（略）模拟输入为DC耦合 ；（略）、采集与控制模块的前端模块模拟输入电压范围不低于2Vp-p；（略）、采集与控制模块的前端模块4（略）模拟输出，前端模（略）最大模拟输出更新率≥（略） MS/s,（略）同时工作模拟输出更新率≥（略） MS/s；（略）、采集与控制模块的前端模块4（略）模拟输出为DC耦合； （略）、采集与控制模块的前端模块需要支持采样时钟或者（略）MHz参考时钟输入；（略）、采集与控制模块的前端模块至少（略）触发输入端口；（略）、采集与控制模块的前端模块包含不低于（略）数字输入（略）；（略）、采集与控制模块的前端模块采用单板设计，所有输入输出在同一前端模块上,体积小巧，尺寸不超过（略）.0cm x 3.0cm x （略）.0cm;前端模块需要支持与FPGA后端模块的交互和控制，物理接口无缝对接