招标代理公司（立即查看） 受业主单位（立即查看） 委托，于2025-12-17在采购与招标网发布 电子信息工程学院软件无线电系统硬件模块（BUAAJJ20250235）采购公告。现邀请全国供应商参与投标，有意向的单位请及时联系项目联系人参与投标。 （略）附件（略）附件（略）附件项（略）硬件模块项目编号BUAAJJ（略）公示开始日期（略）-（略）-（略）:（略）:（略）公示截止日期（略）-（略）-（略）:（略）:（略）采购单位北京航空航天大学交货时间要求签约后（略）月内联系人中标后在我参与的项目中查看联系电话中标后在我参与的项目中查看预算（略）附件￥ （略）,（略）供应（略）采购法》第二十二条规定的供应商基本条件收货地址（略）附件北京航空航天大（略）F（略）附件（略）附件采购清单1采购物品（略）附件采购数量（略）附件计量单位（略）附件所（略）硬件模块（非国产化）（略）附件2（略）附件套（略）附件（略）附件品牌CIGIT（略）附件规格型号LK（略）附件预算（略）附件￥ （略）,（略）附件技术参数（略）附件1尺寸需求三维尺寸≤（略）mm×（略）mm×（略）mm。2接口要求2.1射频接口1接口类型：SMP射频接口；2接收器带宽不低于（略）MHz，不少于4（略）中频模拟信号经同轴电缆输入至SMP接口；3接收中频模拟信号支持（略）MHz~6GHz可调，采样率支持（略）.（略）MHz、（略）.（略）MHz可选；（略）MHz参考时钟输入，单端信号，SMP接口。2.2低频接口1不少于2（略）串口：用于定位信息输出及指令交互，采用RS（略）标准和J（略）J接口连接器，波特率可配置；（略）1PPS输出，用于授时信号输出,单端信号；（略）1PPS输入，用于外部校时输入,单端信号；（略）RS（略）输出，天线控制；（略）电源输入，输入直流电压为5~5.5V。2.3管脚定义管脚定义标准见下表。表1接口定义表引脚号信号参考名称信号类型电压功能描述备注1VccDC输入5~5.5V模组供电2VccDC输入5~5.5V模组供电3GNDGNDGND电源地4GNDGNDGND电源地5RS（略）-R（略）输入3.3V用户（略）接口6RS（略）-T（略）输出3.3V用户（略）接口7GNDGNDGND电源地8RS（略）-R（略）输入3.3V用户（略）接口9RS（略）-T（略）输出3.3V用户（略）接口（略）GNDGNDGND电源地（略）RS（略）R+（略）输入3.3V天线控制（略）RS（略）R-（略）输入3.3V天线控制（略）RS（略）T+（略）输出3.3V天线控制（略）RS（略）T-（略）输出3.3V天线控制（略）GNDGNDGND电源地（略）PPS-OUTPPS输出3.3V授时信号输出（略）GNDGNDGND电源地（略）PPS-INPPS输入3.3V外部校时输入（略）GNDGNDGND电源地（略）RESET复位输入3.3V复位信号（略）GNDGNDGND电源地（略）GNDGNDGND电源地（略）GPIO0GPIO3.3V备用（略）GPIO1GPIO3.3V备用（略）GNDGNDGND电源地（略）GPIO2GPIO3.3V备用（略）GPIO3GPIO3.3V备用（略）GNDGNDGND电源地（略）NCNC备用（略）NCNC备用3资源要求3.2非国产化，资源要求（略）（PS）和逻辑资源（PL）资源要求不少于如下指标：1PS为双核处理器、最高主频≥（略）MHZ；单核独立拥有（略）KB指令缓存和（略）KB数据缓存；二级缓存（略）KB；片上存储（略）KB；2PS端缓存：1组DDR3SDRAM，（略）位，容量1GByte；3PS端FLASH存储资源：1片EMMC（8GByte）、1片SPIFlash（（略）Mbit容量）；4（略）络：1（略）BASE-（略）；5PL包含逻辑单（略）≥（略）K，块RAM≥（略）.5Mb；GT（略）个，DSPSlices≥（略）个；6PL端缓存：1组DDR3SDRAM，（略）位，容量1GByte；7PS与PL接口：2个主A（略）I（略）bit接口；2个从A（略）I（略）bit接口，1个加速一致性缓存接口A（略）I（略）bit；（略）个中断；4其他需求4.1电源及功耗需求模块电源输入直流电压5~5.5V，工作功耗≤（略）W。4.2环境适应性1工作温度：-（略）℃～+（略）℃；2贮存温度：-（略）℃～+（略）℃。4.3电磁兼容性模块设计应考虑GJB（略）B-（略）电磁发射和敏感度要求，应用足够的电磁兼容屏蔽能力，支撑产品通过标准电磁兼容测试。4.4可靠性模块设计及生产过程中，要充（略）考虑可靠性设计，保证模块能够稳定可靠使用，模块平均故障时间MTBF不小于（略）小时。4.5静电防护需求模块应进行静电防护设计，符合GJB（略）-（略）电子产品防静电放电控制大纲相关要求。4.6安全性需求1模块（略）体结构应避免尖锐突出，以防使用者被刮伤；2导热处理良好，方便终端做散热处理。售后服务（略）附件模块应提供支持二次开（略）图，配套的驱动程序以及对应的程序说明文档，包含各项可配置参数使用方法和API函数调用说明。质量保证期（略）年，自委托方完成终验次日起算。质量保证期内，提供该产品的跟踪维护、Bug修复和技术支持。;（略）附件采购清单2采购物品（略）附件采购数量（略）附件计量单位（略）附件所（略）硬件模块（国产化）（略）附件2（略）附件套（略）附件（略）附件品牌CIGIT（略）附件规格型号LK（略）附件预算（略）附件￥ （略）,（略）附件技术参数（略）附件1尺寸需求三维尺寸≤（略）mm×（略）mm×（略）mm。2接口要求2.1射频接口1接口类型：SMP射频接口；2接收器带宽不低于（略）MHz，不少于4（略）中频模拟信号经同轴电缆输入至SMP接口；3接收中频模拟信号支持（略）MHz~6GHz可调，采样率支持（略）.（略）MHz、（略）.（略）MHz可选；（略）MHz参考时钟输入，单端信号，SMP接口。2.2低频接口1不少于2（略）串口：用于定位信息输出及指令交互，采用RS（略）标准和J（略）J接口连接器，波特率可配置；（略）1PPS输出，用于授时信号输出,单端信号；（略）1PPS输入，用于外部校时输入,单端信号；（略）RS（略）输出，天线控制；（略）电源输入，输入直流电压为5~5.5V。2.3管脚定义管脚定义标准见下表。表1接口定义表引脚号信号参考名称信号类型电压功能描述备注1VccDC输入5~5.5V模组供电2VccDC输入5~5.5V模组供电3GNDGNDGND电源地4GNDGNDGND电源地5RS（略）-R（略）输入3.3V用户（略）接口6RS（略）-T（略）输出3.3V用户（略）接口7GNDGNDGND电源地8RS（略）-R（略）输入3.3V用户（略）接口9RS（略）-T（略）输出3.3V用户（略）接口（略）GNDGNDGND电源地（略）RS（略）R+（略）输入3.3V天线控制（略）RS（略）R-（略）输入3.3V天线控制（略）RS（略）T+（略）输出3.3V天线控制（略）RS（略）T-（略）输出3.3V天线控制（略）GNDGNDGND电源地（略）PPS-OUTPPS输出3.3V授时信号输出（略）GNDGNDGND电源地（略）PPS-INPPS输入3.3V外部校时输入（略）GNDGNDGND电源地（略）RESET复位输入3.3V复位信号（略）GNDGNDGND电源地（略）GNDGNDGND电源地（略）GPIO0GPIO3.3V备用（略）GPIO1GPIO3.3V备用（略）GNDGNDGND电源地（略）GPIO2GPIO3.3V备用（略）GPIO3GPIO3.3V备用（略）GNDGNDGND电源地（略）NCNC备用（略）NCNC备用3资源要求3.1国产化，资源要求（略）（PS）和逻辑资源（PL）资源要求不少于如下指标：1PS为四核处理器、最高主频≥（略）MHz；单核独立拥有（略）KB指令缓存和（略）KB数据缓存；二级缓存（略）KB；片上存储（略）KB；2PS端缓存：1组DDR3SDRAM，（略）位，容量1GByte；3PS端FLASH存储资源：1片EMMC（8GByte）、1片SPIFlash（（略）Mbit容量）；4（略）络：1（略）BASE-（略）；5PL包含逻辑单（略）≥（略）K，块RAM≥（略）.2Mb；GT（略）个，DSPSlices≥（略）个；6PL端缓存：1组DDR3SDRAM，（略）位，容量1GByte；7PS与PL接口：2个主A（略）I（略）bit接口；2个从A（略）I（略）bit接口，1个加速一致性缓存接口A（略）I（略）bit；（略）个中断；4其他需求4.1电源及功耗需求模块电源输入直流电压5~5.5V，工作功耗≤（略）W。4.2环境适应性1工作温度：-（略）℃～+（略）℃；2贮存温度：-（略）℃～+（略）℃。4.3电磁兼容性模块设计应考虑GJB（略）B-（略）电磁发射和敏感度要求，应用足够的电磁兼容屏蔽能力，支撑产品通过标准电磁兼容测试。4.4可靠性模块设计及生产过程中，要充（略）考虑可靠性设计，保证模块能够稳定可靠使用，模块平均故障时间MTBF不小于（略）小时。4.5静电防护需求模块应进行静电防护设计，符合GJB（略）-（略）电子产品防静电放电控制大纲相关要求。4.6安全性需求1模块（略）体结构应避免尖锐突出，以防使用者被刮伤；2导热处理良好，方便终端做散热处理。售后服务（略）附件模块应提供支持二次开（略）图，配套的驱动程序以及对应的程序说明文档，包含各项可配置参数使用方法和API函数调用说明。质量保证期（略）年，自委托方完成终验次日起算。质量保证期内，提供该产品的跟踪维护、Bug修复和技术支持。;（略）附件北京航空航天大学（略）附件（略）-（略）-（略）:（略）:（略）查看原文