招标代理公司（立即查看） 受业主单位（立即查看） 委托的项目评审工作已圆满结束，于2025-05-16在采购与招标网发布 南京理工大学国产DSP芯片采购单一来源采购前信息公示，现将成交供应商名单公告。 一、项目信息采购人：（略）学项目名（略）国产DSP芯片采购预算金额：（略）进口TMS（略）C（略）芯片替换为性能相同、最小改动的国产化芯片。该芯片需为双核处理器、主频1G及以上，（略）TMS（略）C（略）指令集兼容的国产DSP芯片。其具体技术指标：（1）单片含有2颗同构DSP内核：采用超长指令字（VLIW）结构；支持SIMD操作；★工作频率：不低于1GHz；★指令集兼容TITMS（略）C（略）；★支持定点运算性能：（略）GMACs@1GHz；浮点运算性能：（略）GFLOPS@1GHz；★每个内核集成（略）KBL1指令CacheSRAM；★每个内核集成（略）KBL1数据CacheSRAM；★每个内核集成1MBL2CacheSRAM。（2（略）：★2级片上存储：第1级：每个DSP内核具有（略）KBL1指令CacheSRAM、（略）KBL1数据CacheSRAM和1MBL2CacheSRAM；第2级：1个共享存储（SMC），容量6MB；片上总存储容量为8MB+（略）KB。★1个片外大容量DDRIII接口：（略）位（数据）+8位（校验）DDRIII接口；DDR时钟频率不低于（略）MHz、最高（略）MHz。★1个外部存储接口（EMIF（略））：（略）位数据宽度；支持（略）位异步访问模式；支持SBSRAM；同步访问频率（略）MHz。（3（略）络（略）络：在2个DSP内核、SMC、EMIF（略）、SRIO、PCIE、DMA（略）、Turbo加速器、Viterbi加速器等设备之间提供高速高带宽并发数据传输；工作频率：不低于（略）MHz；数据位宽：（略）络：在2个DSP内核、SPII2CUARTGPIOMcBSPUPP等低速接口、信号灯、定时器、DMA（略）等设备之间提供并发数据传输；工作频率：不低于（略）MHz；数据位宽：（略）位。（4）高速接口：1（略）SRIO2.1高速（略）：4Lane，每Lane支持传输速率1.（略）Gbps、2.5Gbps、3.（略）Gbps和5Gbps；1（略）PCIE2.0高速（略）：4Lane，每Lane支持传输速率2.5Gbps和5Gbps；1（略）接口：支持传输速率（略）Mbps、（略）Mbps或（略）Mbps。（5）低速接口：★1个串行外设接口SPI；★1个主从式双向访问的I2C总线接口；★1个通用异步收发传输器UART；（略）个通用输入输出接口GPIO；★1（略）缓冲串行接口McBSP；★1个通用并行接口UPP。（6）集成（略）信号灯寄存器，支持多核同步；4个定时器★2个独立的看门狗模块；1个2（略）位宽EDMA；1个4（略）位宽EDMA。（7）算法加速器：1个Turbo算法加速器；1个Viterbi算法加速器。★（8（略）中断控制器。（9（略）控制寄存器。（（略））功耗管理单（略）。★（（略））多态自举：支持通过SRIO、PCIE、GMAC、EMIF（略）、UART、I2C、SPI等多种设备自举。（（略））复位：上电（略）复位。★（（略））仿真调试：支持JTAG边界扫描接口。★（（略））DSP开发环境支持TICCS5.5、CCS6.0、CCS7.4等版本，有完（略）的多核编译、调试及仿真开（略）TMS（略）C（略）指令集兼容。二、采用单一来源采购方式的原因及说明FT-M（略）N型号DSP（略）中的必要芯片之一，是一款定位于通信、医疗、军事等领域的数字信号处理器，用以替代国外TMS（略）C（略）芯片，其技术在国内处于领先地位，无法找到具有同等性能和可靠性的替代产品（略）是国内FT-M（略）N型号DSP产品的唯一代理和唯一拥有自主知识产权的供应商。综上所述，项目必须采购的FT-M（略）N型号DSP来（略）提供，具有唯一性和必要性（略）采购法》第三十一条相关规定，因此按照单一来源采购方式进行采购。三、拟定供应（略）公司地址：（略）5月（略）日至（略）年5月（略）日，共计3个工作日五、其他补充事宜无六、联系方式1.采购人联系人：（略）址：南京理工大学联系电话：（略）.采购科联系人：（略）地址：（略）意见表（格式见附件）（略）查看原文