招标代理公司（立即查看） 受业主单位（立即查看） 委托，于2025-09-08在采购与招标网发布 核电子学模块框架采购（第二次）采购公告。现邀请全国供应商参与投标，有意向的单位请及时联系项目联系人参与投标。 核电子学模块框架采购已具备采购条件，现公开邀请供应商参加谈判采购活动。采购项目简介采购项目名称：核电子学模块框架采购。项目编号：CIAE-WZ-GKJT-（略）-（略）。内部编号：ZK（略）C（略）。采购单位：中国原子能科学研究院。（略）。采购项目资金落实情况：资金来源已落实。采购项目概况：本项目拟选聘2-3家入围框架供应商签订框架协议为中国原子能科学研究院提供核电子学模块产品的供应。采购方式：谈判采购。成交供应商数量及份额：2-3家（如进入最终报价的供应商大于等于5家，将选取3家成交供应商；如进入最终报价的供应商大于等于3家不足5家，将选取2家成交供应商；如进入最终报价的供应商小于等于2家，将终止本次采购）、份额（略）配比例由采购人根据成交供应商数量、价格、服务、供货周期等在后续订单中进行确定。采购范围及相关要求采购范围：序号物资名称参考型号主要参数描述单位数量备注1NIM机箱（略）NIM7U板条箱，（略）槽位，职能风扇单（略）W（±6V （略）A,）件5 2VME（略）U机箱VME（略）BVME（略）迷你板条箱，8个槽位J1J（略）V（略）A，±（略）V（略）A件5 3VME机箱VME（略）BVME（略）2U迷你箱，4个槽位J1J2,（5V（略）A,±（略）V（略）A）件5 4mini机箱μ-creat单插槽，用于1个单（略）VEM6Ux（略）mm（略）电源供电（略）-（略）VAC（（略）W）件5 5高压机箱SY（略）B宽：（略）英寸，高：8英寸，（略）W基本版件5 6VME机箱VME（略）VME（略）8U板条箱，（略）槽位J1J2，智能风扇模块（5V（略）A,±（略）V（略）A）件5 7VME机箱VME（略）VME（略）9U板条箱，（略）槽位J1J2J0，智能风扇模块（5V（略）A,±（略）V（略）A）件5 8NIM机箱（略）C（略）DNIM机箱（略）C具有低阻抗，母线、配电功能，（略）W电源（±6v±（略）v±（略）v）件5 9VME机箱VEM（略）VME（略）8U板条箱，（略）槽位J1J2，智能风扇模块（5V（略）A,±（略）V（略）A，3.3V（略）A）件5 （略）NIM机箱（略）C（略）E（略）C具有低阻抗，母线、配电功能，（略）W电源（±6v±（略）v±（略）v）件5 （略）便携式NIM机箱NIM（略）双槽位NIM机箱，提供±6V，±（略）V，±（略）V电源件5 （略）高压电源机箱SY（略）A（略）英寸宽、4U高的欧式机械架宽度（略）英寸尺寸4U（（略）mm）先进（略）W版件5 （略）高压机箱SY（略）A宽：（略）英寸，高：8英寸，（略）W基本版件5 （略）VME-USB机箱控制器V（略）USB2.0,Type-C接口，使用COENT2时高达（略）MBs，件5 （略）机箱控制器A（略）个（略）可用，PICExpressGen3x8卡允许用户控制多大4个COENT2（略）络件5 （略）机箱控制卡V（略）VEM转USB3.0（略）桥接器，通过COENT2高达（略）MBs 通过USB3.0（略）高达（略）MBs件5 （略）析仪EASY-M（略）-8K积（略）非线性在动态范围的前（略）%内，≤±0.（略）%，微（略）非线性在动态范围的前（略）%内，≤±1%，增益稳定性≤±（略）ppm℃件5 （略）数（略）DT（略）双数字M（略）-1HVPS+5KV（略）μA,1HVPS-5KV（略）μA件1 （略）DT（略）个独立（略）k（略）析器4x（略）MSs（略）-bit件1 （略）DT（略）ch（略）bit（略）MSs，多板同步，菊花链DPP-PSD,DPP-PHA,DPP-ZLEplus, DPP-DAW，0.5or2Vpp，（略）MHz带宽件1 （略）DT（略）SB8Channel（略）-bit（略）MSs，（略）MHz带宽DPP-PSD,DPP-PHA,DPP-ZLEplus, DPP-DAW，多板同步，菊花链，0.5or2Vpp件1 （略）开放FPGA型数（略）DT（略）输入AC和DC耦合，采样率不低于（略）MSs，垂直精度不低于（略）bit，输入增益可调，输入阻抗（略）或1k欧可调，开放FPGA，支持用户自行开发数据采集算法。件1 （略）数字化PSDDT（略）x（略）MSs（略）-bit,（略）K件1 （略）PSDDT（略）E（略）Channel（略）-bit（略）MSsDesktop ,MC（略）输入（（略）Ω，单端）,内（略）：1.（略）MSch或（略）MSch,PSD件1 （略）数字化仪V（略）ch（略）位（略）MSs件1 （略）MSs数字化仪VV（略）DT（略）数不少于（略）,垂直精度不低于（略）bit,输入信号接口2.（略）mm间距排针或MC（略）可选,输入信号单端或者差（略）可选,具备多个模块同步采集能力。用户可选波形采集；可选PSD、PSD、CFD功能；可选开放FPGA功能。件1 （略）MSs数字化仪VV（略）DT（略）可调节输入增益，（略）数不少于（略）,垂直精度不低于（略）bit,输入信号接口2.（略）mm间距排针或MC（略）可选,输入信号单端或者差（略）可选,具备多个模块同步采集能力。用户可选波形采集；可选PSD、PSD、CFD功能；可选开放FPGA功能。件1 （略）MSs数字化仪VV（略）DT（略）数不少于（略），垂直精度不低于（略）bit，输入增益可调，输入信号为单端类型，连接器接口为MC（略）。用户可选波形采集；可选PSD、PSD、CFD功能；可选开放FPGA功能。件1 （略）GSs数字化仪VV（略）DT（略）数不少于（略），垂直精度不低于（略）bit，输入增益可调，输入信号为单端类型，连接器接口为MC（略）。用户可选波形采集；可选PSD、PSD、CFD功能；可选开放FPGA功能。件1 （略）高压电源DT（略）E（略）4Channel4kV3mA4WUSBEthernet，SHV同轴输出连接器，（略）÷（略）Hz:7mVpptypical;（略）mVppmaximum1÷（略）kHz:2mVpptypical;5mVppmaximum件1 （略）高压电源DT（略）USB供电和控制，5kV（略）?0?8A，SHV输出连接器，纹波（略）mVppTypical件1 （略）高压电源DT（略）kV（略）?0?8A，SHV输出连接器，纹波（略）mVppTypical件1 （略）高压电源A（略）N（略）-3kV1mA（1.5w）-多针连接共浮（（略））件1 （略）低压电源N（略）具备4（略）独立低压电源组，每组提供±6V，±（略）V，±（略）V，纹波小于3mVpp，输出连接器类型DB9件1 （略）高压插件（略）单个模块中的两个独立偏压电源，用于锗和硅辐射探测器0-5kV或0-（略）V，0-（略）μA件1 （略）快时间前放VT（略）C上升时间≤1ns，输出端将-5V驱动至（略）Ω，紧凑型前置放大盒，≤（略）μVrms等效输入噪声件1 （略）逻辑运算插件DT（略）可编程FPGA，紧凑型（略）和Mini-USB2.0连接，（略）个独立的可编程门和延迟发生器件1需包含三根配套输入线缆（略）逻辑单（略）N（略）B输出数量每节4个，连接：LEMO，信号类型：NIMTTL，最小输出宽度：5.5ns，测量时采用-（略）mV阈值、WIRE功能件1 （略）逻辑单（略）套装V（略）KIT可定制的FPGA单（略）个输入，可扩展至（略）个（带（略）个输出），（略）如输出，可扩展至（略）（带（略）输入），（略）个独立的可编程栅极和延迟发生器，和Sci-CompilerPRO捆绑套件套1需包含三根配套线缆、三个用户可选的扩展子板（略）可编程逻辑单（略）V（略）可定制的FPGA单（略）个输入，可扩展至（略）个（带（略）个输出），（略）如输出，可扩展至（略）（带（略）输入），（略）个独立的可编程栅极和延迟发生器，LVDSECLPECL输入（差（略））件1需要包含三根配套输入线缆（略）信号发生器DT（略）B2（略），1GHzDA采样率，（略）Mcps最大速率，1ns上升时间（快速模式）件1 （略）器MT（略）一个输入端提供两个相等的半幅输出，仍保持（略）Ω端接；反射，通常为（略）%；上升时间1ns，连续输出功率1W件1 （略）门产生器GG（略）八个（略），TTL输出和NIM标准快速负输出，输出延迟和宽度可在（略）ns和（略）μs间独立调节件1 （略）信号（略）线器A（略）连接器为LEMO母头型，一个输入两个输出件1 （略）甄别器V（略）B阈值可通过VEM单独编程，ECL输出，扇出两个，最大输出频率为（略）MHz件1 （略）衰减器N（略）别率0.5dB，输入阻抗（略）Ω，IO延迟＜5ns件1 （略）信号转接器A（略）适配器2.（略）mm（略）针母头至（略）xLEMO（略）公头-（略）厘米件1 （略）高压转接器A（略）多引脚到SHV适配器，适用于（略）高压板（最大：3kV-桌面）件1 （略）时间数字转换模块V（略）A（略）夺命中TDC，3种可编程范围：（略）psLSB（（略）位（略）辨率）、（略）psLSB（（略）位）和（略）psLSB（（略）位）件1 （略）多事件电荷转换器0÷（略）pC输入范围；全（略）位（略）辨；（略）fcLSB;5.7μs转换时间；（略）ns快速清除时间；过（略）抑制；±0.1%积（略）非线性率；±1.5%微（略）非线性率。件1 （略）USB3.0转换器A（略）USB3.0到COENT适配器件1 （略）数据采集卡R（略）B（略）位（略）MSs数字转换器（略）件1 （略）FPGA开发评估模块DT（略）双模拟信号（略），输入信号类型为单端，采样率不低于（略）MSs，垂直精度不低于（略）bit。逻辑IO口不少于2个，接口类型为LEMO，信号类型为TTL。开放FPGA，支持用户自行开发数据采集算法。件1 （略）前置放大器A（略）BSHV连接器，2KV偏置电压，串联（略）兆欧姆电阻，输出：Hybrid:±8Vmax.opencircuit,（略）Ω背端终止。PCB:±（略）Vmax.opencircuit,（略）Ω背端终止件1 （略）逻辑插件CO（略）四个独（略），重叠输出和可调宽度输出，3ns重叠（略）辨率，TTL和快速负NIM输出件1 （略）延迟器DB（略）ns到（略）.5ns延迟，步长为0.5ns，四个独立部（略），线性或逻辑信号（略）Ω校准电缆延迟件1 注：（1）上表中“数量”为暂估量，实际供货数量以后续订单数量为准；（2）上表所列产品的参考型号主要参数描述为最低标准，供应商所供货物不应低于上述描述要求。若提供替代型号，请备注技术参数差异；（3）针对上表中（略）项采购物资，本项目允许供应商最多有（略）项产品缺项，如有缺项，报价单中该项单价填写为“0”，备注缺项。计算评审价格时，缺项产品的价格将按其它应答供应商该项报价的平均价格计入。交货期：本框架协议期限为自框架协议签订生效之日起2年。合同签订后，根据采购方具体项目要求时间节点进行供货，最迟不得超过订单日期3个月内完成供货。交货地址：（略）：满足谈判采购文件要求。供应商资格要求供应商应依法设立且具备承担本采购项目的资质条件、能力和信誉：本次采购要求供应商具有独立承担民事责任能力的在中华人民共和国境内（略）的法人或其他组织，具备有效的营业执照或事业单位法人证书或其它营业登记证书。供应商需要提供近三年（（略）—（略））经会计师事务所或审计机构审计的财务会计报表，包括资产负债表、现金流量表、利润表复印件（成立不足三年的，提供成立至今经会计师事务所或审计机构审计的财务会计报表）。供应商至少提供3项近三年（（略）年1月1日至今，以合同签订日期为准）成交金额（略）及以上核电子学模块的业绩，提供合同复印件。本次采购接受代理商。供应商如为代理商或经销商，需提供应答产品（缺项产品不提供）的采购合同或制造商授权证明文件。（5）信誉要求： a.在最近三年内未发生重大产品质量问题（以相关行业主管部门的行政处罚决定或司法机关出具的有关法律文书为